泓德源芯即将召开发布会：PLF闪存、量子AI安全技术、SPI NOR芯片系列重磅亮相

近日采访人员获悉，深圳市泓德源芯科技有限公司即将举办新品技术发布会，本次发布会将集中对外展示三大核心成果：新型PLF闪存存储创新架构及全套应用方案、融合PUF与PQC的量子AI存储安全防御技术，以及32Mb‑128Mb SPI NOR芯片系列新品。作为2026年成立、扎根深圳南山区的本土存储芯片设计企业，泓德源芯瞄准存储芯片自主化赛道，从芯片设计、核心测试设备到全智能制造打造垂直整合闭环，本次发布会标志着公司技术成果正式走向产业落地阶段。

据了解，泓德源芯组建了一支具备国际化背景的存储芯片研发团队，核心技术骨干普遍拥有20‑25年半导体行业实战经验，覆盖芯片架构、模拟设计、嵌入式韧体、IC验证测试等完整链条，掌握0.18μm‑28nm多制程量产经验。公司重点聚焦SPI NOR Flash，同步布局SLC/MLC NAND Flash与下一代存储技术，主打高可靠、高安全存储芯片产品，实现芯片设计、开发、测试、量产导入全流程自主能力，其量子AI存储芯片加密技术此前被认为填补国内相关领域空白。

创新PLF闪存架构：底层器件重构，全方位突破传统闪存技术瓶颈

本次发布会最大技术看点，便是PLF（Physical Logic Flash）新型闪存存储技术与完整产业应用方案。当前行业主流的传统浮栅（Floating‑Gate）NOR Flash，依靠导电多晶硅层存储电荷，随着工艺节点不断微缩，暴露出一系列难以根治的物理短板：浮栅为导电层，一旦隧穿氧化层出现局部缺陷，存储电荷会发生大规模泄露，直接造成数据失效；单元之间容易产生电容耦合串扰，制约密度提升；为平衡写入速度和数据保存时间，氧化层厚度取舍陷入两难；工艺光罩步骤繁多，推高制造成本，28nm节点附近已经触碰到传统浮栅架构的物理缩放天花板。

泓德源芯PLF架构，对存储单元堆栈完成结构性重构，彻底摒弃传统导电多晶硅浮栅，改用绝缘氮化硅（Nitride）材料作为电荷捕获介质。电子不再存放在导电浮栅当中，而是被牢牢禁锢在氮化硅材料内部高密度深层陷阱位点；上下分别配置阻挡氧化层、隧穿氧化层，形成双层能量屏障，从物理机理上抑制热激发效应带来的载子逸散，解决传统架构电荷流失顽疾。

研发团队针对隧穿氧化层、阻挡氧化层开展工程黄金分割厚度调优，化解行业长期存在的技术矛盾：薄隧穿氧化层可以实现毫秒级高速写入擦除，但会带来漏电风险；加厚阻挡氧化层能够保障10年等级的数据保存能力，却又会抬升操作电压。PLF通过两层介质厚度精细化配比，在高速读写、低操作电压、超长数据保存三者之间取得最优平衡点，实现“写得快、存得久、功耗低”三者兼顾。

对比传统浮栅与普通电荷捕获方案，PLF架构拥有四大硬核核心优势：

第一，极致单元面积优势，实现显著成本优势。

PLF存储单元结构经过优化精简，单元面积大幅优化，光罩工序相比传统浮栅方案得到简化，同一片晶圆可以产出更多有效芯片颗粒，直接摊薄单片芯片制造成本。面向消费电子、物联网海量出货场景，面积缩减带来的成本红利，让国产存储在性价比层面获得对海外大厂的竞争抓手，同时也为未来更高容量产品迭代预留物理空间。

第二，强大制程可扩展性，打通从65nm向40nm持续演进路线。

传统浮栅架构在进入40nm及以下节点，电荷泄露、单元串扰问题会急剧恶化，缩放难度陡增。PLF电荷捕获的物理机制对工艺微缩具备天然适配性，受几何尺寸缩小带来的负面效应更小，能够顺畅支撑65nm→40nm工艺节点迁移，后续还具备向更先进节点迭代的潜力，避免技术路线快速老化。本次首发的32Mb‑128Mb SPI‑NOR系列，32Mb落地65nm华虹平台，64Mb推进至40nm节点，正是PLF架构制程扩展性的直接落地验证。

第三，高可靠+低功耗，适配严苛工业、车规工况。

浮栅器件中，氧化层微小破损就会造成整个浮栅电荷全部流失；而PLF电荷分散禁锢在氮化硅大量独立陷阱中，即便局部介质出现微小缺陷，只会影响极少数陷阱，不会发生整单元电荷集体泄放，抗介质缺陷能力大幅提升。

依托F‑N隧穿写入、BBHH能带间热空穴抹除的工作机制，PLF可以做到更低的操作电压，降低芯片运行功耗，延长电池供电类设备续航；同时在宽温域条件下维持稳定阈值电压窗口，可覆盖消费级、工业级，并且向AEC‑Q100车规等级延伸，完美适配车载、5G基站、边缘计算这类高温、高干扰、要求十年以上数据留存的严苛应用环境。

第四，高度兼容标准CMOS逻辑制造流程，供应链落地门槛更低。

PLF堆栈结构与现有国内晶圆厂标准CMOS工艺高度兼容，不需要颠覆性改造产线设备，依托华虹等国内成熟12英寸产线即可完成流片制造，大幅降低新技术落地的工艺改造投入，加快国产技术从IP走向量产的转化速度，契合全国产供应链自主可控的发展方向。

基于PLF单元架构，芯片硬件层面原生支持1‑bit /2‑bit /4‑bit多种位宽模式，单单元最大可支撑256Mb容量；硬件接口完整兼容1‑bit、Dual SPI、Quad‑SPI高速SPI总线，读取速度满足嵌入式系统即刻启动的需求。产品规格可向下覆盖消费电子，向上延伸工业、车规级，广泛适配AR/VR头显、TWS耳机、AMOLED显示面板、AI‑PC BIOS、车载中控、5G通信基站等多元场景，为国产NOR Flash提供一套完全自主可控的底层存储技术路线。

量子AI存储安全防御：PUF物理不可克隆+后量子密码双重防护

在存储安全问题日益凸显的产业背景下，泓德源芯将在发布会上披露**融合PUF（物理不可克隆功能）与PQC（后量子密码）的量子AI存储安全防御方案**。当前物联网、车用电子、边缘计算设备面临严峻的数据窃取、芯片破解风险，传统加密算法未来将面临量子计算破解威胁。

公司把SPI NOR存储芯片与量子加密能力深度融合，打造国内少数实现设计‑制造‑封装‑测试全链条全国产、具备自有IP与专利的量子AI加密存储解决方案。PUF利用芯片制造过程中产生的物理随机差异生成芯片唯一身份标识，无法复制伪造；叠加后量子密码PQC算法，抵御量子算力破解风险，面向物联网、汽车电子、边缘计算设备提供最高等级硬件安全防护，补齐国产存储芯片硬件安全短板，助力关键设备的数据安全自主可控。

新品首发：32Mb‑128Mb SPI NOR晶片系列登场，瞄准多赛道国产替代

本次发布会将重磅首发泓德源芯32Mb–128Mb SPI NOR晶片系列。按照产品研发规划，32Mb NOR Flash采用65nm华虹平台完成电路设计与仿真；64Mb产品完成向40nm工艺节点技术迁移；128Mb高密度NOR Flash也按计划推进开发工作，电压规格2.7V‑3.6V，封装支持SOIC、SOP‑8、WSON‑8主流形态，适配多元化硬件设计要求。

从下游应用市场看，32Mb‑128Mb容量区间是当下多个高景气赛道的主力需求区间。其中AMOLED显示面板需要4‑32Mb容量芯片用于面板补偿电路；TWS蓝牙耳机随着ANC主动降噪算法迭代，对32‑128Mb存储需求快速提升；AR/VR轻量化头显设备需要64‑128Mb芯片存放启动系统代码，要求快速读取；AI PC、服务器BIOS固件升级，5G基站设备也对高可靠NOR Flash存在刚性需求。泓德源芯该系列新品将直面上述市场，推进国产替代进程。

放眼中长期，泓德源芯除SPI NOR产品线外，同步规划SLC/MLC NAND产品矩阵。当前海外大厂逐步退出2D SLC/MLC NAND产能，行业出现供给收缩、价格上行，国内工业、车规存储市场缺口显著。公司计划以2025‑2028作为关键发展窗口期，打通设计‑制造‑封测‑测试全链条，逐步提升本土零部件占比，目标2027年前国内工业级NAND市场份额不低于15%，2030年冲击30%以上份额，构建国产存储的完整竞争壁垒。

行业分析人士表示，国内存储行业正处在从“可用”走向“好用、安全”的关键阶段，不仅需要实现基础存储芯片国产化，底层存储架构创新、硬件级安全加密能力同样是核心竞争要素。泓德源芯本次发布会把底层架构创新、量子安全、商用新品同步推出，代表国内初创存储企业在技术路线上的新尝试，后续产品流片、量产落地表现值得产业持续关注。

（风险提示：本文仅为行业资讯，不构成任何投资建议，技术研发、产品量产、市场拓展均存在不确定性）

标签：